大規模システムＬＳＩフロアプランベース設計基盤技術の研究
【研究分野】電子デバイス・電子機器
【研究キーワード】
高位レベル合成 / フロアプラン / ネットワークオンチップ / 低消費電力設計 / 最適化 / 高位合成 / Floorplanning / Highlevel Synthesis
【研究成果の概要】
大規模システムLSIの効率的な設計環境実現を目指し、高位レベル最適化とフロアプランの両面から研究開発を行った。
まず、高位レベル設計に関して、演算器の周波数、電源電圧、閾値電圧のそれぞれについて、値を最適化することにより、要求された性能を満たす範囲で消費電力を最適化する問題に取り組み、線形計画法のグラフ的解法、フローアルゴリズムによる解法を提案した。また、重要な問題の一つであるポート割り当て問題について、グラフ理論的な解法を提案した。一方、フロアプラン問題については、FPGAのためのフロアプラン手法、および2次元と3次元の特定用途向けネットワークオンチップのための物理設計手法を提案した。
【研究代表者】
【研究種目】基盤研究(C)
【研究期間】2011 - 2013
【配分額】5,070千円 (直接経費: 3,900千円、間接経費: 1,170千円)