プログラム・スライシングに基づくハードウェア設計記述支援環境
【研究分野】計算機科学
【研究キーワード】
ハードウェア記述言語 / ハードウェア設計 / VHDL / 設計検証 / プログラムスライシング / アルゴリズム / シミュレーション / 計算機援用設計 / LSI設計 / 設計自動化 / ソフトウェア工学
【研究成果の概要】
ハードウェア記述言語とは,ディジタルシステム設計における仕様記述,設計倹証のためのシミュレーション,論理回路合成など,種々の目的に用いられている,いわばハードウェアの高級言語である.現在の複雑化したマイクロプロセッサ開発においては,ハードウェア記述言語は必要不可欠なものとなってきでいる.今後ハードウェア記述言語のソース形式による設計資産の蓄積が増大するため,これらの設計検証・保守・再利用は重要な問題となると思われる.ソフトウェア工学の分野では,これらの問題に対し,プログラムスライシング(以下,単にスライシング)と呼ばれる手法に基づく研究が多くなされている.
ハードウェア記述言語においては,プログラムスライシングは,例えば「マイクロプロセッサの記述から,ADD命令を実行するために必要な記述をのみを抽出する」という機能になり,形式的検証やテスト生成,保守・再利用のような幅広い応用が可能である.
本研究は,スライシング・アルゴリズムの開発を行ない,その理論的性能を明らかにし,またこのアルゴリズムを実装したハードウェア設計記述支援環境を構築することである.
本年度は本研究の最終年度にあたり,これまでに開発したスライシング・アルゴリズムの実装を進め,評価を行なった.
[依存解析手法の開発]標準的ハードウェア記述言語VHDDLについで,その構文およびsignalの遅延の意味を考慮して,適切な依存関係をいくつか定義し,その・依存関係に基づいてスライスを定義する.そして,そのスライスを計算するアルゴリズムを完成し,正当性および効率性の証明を行なった.
[スライシング・ツールの実装]上記アルゴリズムをワークステーション上に実装を行なった.
[スライシング・ツールの評価]上記ツールを用いて,実際のハードウェア記述に適用して,以下の評価を行なった.(a)スライス計算間,およびスライスによる設計縮小効果を調ベるために,(B)記述行数と(c)論理合成結果の回路サイズの減少割合.
以上の結果,実用的時間で設計縮小効果のあるスライスが計算できることを示した.
【研究代表者】
【研究種目】奨励研究(A)
【研究期間】1997 - 1998
【配分額】2,100千円 (直接経費: 2,100千円)